Lecture 12. Chapter 4 - part 1

• Processor

  • 컴퓨터의 계산을 실행하는 통합된 전기적 회로

• Datapath of the processor (3가지 stage가 반복됨)

  1. ★Fetch stage : 원하는 instruction 불러옴

     1. Fetch : 꺼내다
     2. 현재 프로그램 카운터와 instruction register에 저장되어 있는 다음 instruction은 memory address로부터 fetch 된다.
     3. fetch 의 마지막 단계에서 PC는 다음 사이클에서 읽혀질 instruction을 가리키게 된다. (PC + 4)

  2. Decode stage : instruction 이해

     1. instruction register에 있는 encoded instruction은 decoder에 의해 해석된다.

  3. Execute stage : instruction 실행

     1. instruction에게 요구되는 액션을 수행
     2. (register로부터 값 읽기, ALU operation, register에 값 쓰기)

• 문제 - 다른 두 source가 만날 수 있음

  1. PC값이 두 adder 중 하나에서 올 수 있음
  2. Register file에 쓰이는 데이터가
     1. ALU에서 오거나
     2. data memory에서 올 수 있음
  3. ALU의 두번째 인풋이
     1. 레지스터에서 오거나
     2. immediate field of instruction에서 올 수 있음

→ 2, 3은 I, R format 일 때 충돌 발생

• 해결 : Multiplexor (Controller)
  • Mux : 2개 신호 중 1개 선택해주는 하드웨어
    • conrol line setting에 따라 여러 개 인풋 중 하나 선택
    • mux가 없으면 2개 signal 충돌

• Logic elements 타입
  1. Combinational element
     1. AND gate, Adder, Multiplexer, ALU..
     2. Output이 현재 input에만 의존

1. State element
   1. Instruction memory, Data memory ..
   2. 데이터 저장에 사용. rising edge 일 때만 D값 받음
   3. output이 input과 현재 상태에 의존

• Clocking methodology
  • 언제 signal이 읽히는지와 쓰이는지 define
  • Edge-triggered clocking : clock이 0에서 1로 바뀌면 update
  • single clock cycle 동안에, combinational logics are operated